Modul

Siehe Teilleistung

Das Ziel dieser Vorlesung ist es, die Grundlagen zu übermitteln, die notwendig sind, um Testmethoden für digitale Systeme entwickeln zu können.

Siehe Teilleistung

Das Testen digitaler Schaltungen spielt eine kritische Rolle bei Design und Herstellung der Zyklen. Es stellt außerdem die Qualität der Teile sicher, die an die Kunden geliefert werden. Test Generierung und das Design for Testability (DFT) sind wesentliche Bestandteile eines automatisierten Design Flows aller Halbleiter-Bauteile. Das Ziel dieser Vorlesung ist es, die Grundlagen zu übermitteln, die notwendig sind, um Testmethoden für digitale Systeme entwickeln zu können und präsentiert die Techniken, die notwendig sind, um DFT praktisch anwenden zu können.

Dieser Kurs umfasst die theoretischen und praktischen Aspekte zum Testen digitaler Systeme und das Design einfacher testbarer Schaltungen. Themen beinhalten die Einführung in das Testen (testing definition, types of test, automatic test equipments, test economics, and quality models), Failures and Errors (definitions, failure modes, failure mechanisms, reliability defects), Faults (fault models, stuck-at faults, bridging faults, timing faults, transistor-level faults, functional-level faults, effectiveness of different fault models based on real data), Logic and Fault Simulation (fault equivalence and fault collapsing, true-value simulation, fault simulation algorithms, statistical methods), Test Generation for Combinational Circuits (algebraic methods, path-tracing (D-alg, PODEM, FAN), testability metrics, test file compression), Digital Design-For-Testability and Internal Scan Design (ad-hoc methods, scan architectures, scan-based test methodology).

2 SWS:
(2 SWS + 1,5 x 2 SWS) x 15 + 15 h Klausurvorbereitung = 90 h = 3 ECTS